Cortex-M0 Armマシン語表 （asm15、抜粋）
| 代入 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| Rd = u8 | 0 | 0 | 1 | 0 | 0 | Rd | u8 | 1 | N Z |
| Rd = Rm | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | Rd3 | Rm | Rd2-0 | 1,3 | - |
※Rd3とRd2-0の4bitでRdを指定する、RdがPCの時3cycles
※Rd = Rm はフラグ変化なし（R0-R7で、Rd = Rm + 0 はフラグ変化する）
| 演算 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| Rd += u8 | 0 | 0 | 1 | 1 | 0 | Rd | u8 | 1 | N Z C V |
| Rd -= u8 | 0 | 0 | 1 | 1 | 1 | Rd | u8 | 1 | N Z C V |
| Rd = PC + u8 | 1 | 0 | 1 | 0 | 0 | Rd | u8 | 1 | - |
| Rd += Rm | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | Rd3 | Rm | Rd2-0 | 1,3 | - |
| Rd = Rn + u3 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | u3 | Rn | Rd | 1 | N Z C V |
| Rd = Rn - u3 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | u3 | Rn | Rd | 1 | N Z C V |
| Rd = Rn + Rm | 0 | 0 | 0 | 1 | 1 | 0 | 0 | Rm | Rn | Rd | 1 | N Z C V |
| Rd = Rn - Rm | 0 | 0 | 0 | 1 | 1 | 0 | 1 | Rm | Rn | Rd | 1 | N Z C V |
| Rd = -Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | Rm | Rd | 1 | N Z C V |
| Rd *= Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | Rm | Rd | 1 | N Z |
| Rd = Rm << u5 | 0 | 0 | 0 | 0 | 0 | u5 | Rm | Rd | 1 | N Z C |
| Rd = Rm >> u5 | 0 | 0 | 0 | 0 | 1 | u5 | Rm | Rd | 1 | N Z C |
| Rd <<= Rs | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | Rs | Rd | 1 | N Z C |
| Rd >>= Rs | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | Rs | Rd | 1 | N Z C |
| Rd = ~Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | Rm | Rd | 1 | N Z |
| Rd &= Rm | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Rm | Rd | 1 | N Z |
| Rd |= Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | Rm | Rd | 1 | N Z |
| Rd ^= Rm | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | Rm | Rd | 1 | N Z |
※Rd3とRd2-0の4bitでRdを指定する、Rd=PCの時3cycles
※Rd=PC+u8: u8は4byte単位
※シフト演算: シフト量が0のときはCフラグを変更しない
※Rd += Rm はフラグ変化なし（Rd = Rd + Rm はフラグ変化する）
| メモリアクセス | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| Rd = [Rn + u5] | 0 | 1 | 1 | 1 | 1 | u5 | Rn | Rd | 2 | - |
| Rd = [Rn + u5]W | 1 | 0 | 0 | 0 | 1 | u5 | Rn | Rd | 2 | - |
| Rd = [Rn + u5]L | 0 | 1 | 1 | 0 | 1 | u5 | Rn | Rd | 2 | - |
| Rd = [PC + u8]L | 0 | 1 | 0 | 0 | 1 | Rd | u8 | 2 | - |
| Rd = [Rn + Rm] | 0 | 1 | 0 | 1 | 1 | 1 | 0 | Rm | Rn | Rd | 2 | - |
| Rd = [Rn + Rm]C | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Rm | Rn | Rd | 2 | - |
| Rd = [Rn + Rm]W | 0 | 1 | 0 | 1 | 1 | 0 | 1 | Rm | Rn | Rd | 2 | - |
| Rd = [Rn + Rm]S | 0 | 1 | 0 | 1 | 1 | 1 | 1 | Rm | Rn | Rd | 2 | - |
| Rd = [Rn + Rm]L | 0 | 1 | 0 | 1 | 1 | 0 | 0 | Rm | Rn | Rd | 2 | - |
| [Rn + u5] = Rd | 0 | 1 | 1 | 1 | 0 | u5 | Rn | Rd | 2 | - |
| [Rn + u5]W = Rd | 1 | 0 | 0 | 0 | 0 | u5 | Rn | Rd | 2 | - |
| [Rn + u5]L = Rd | 0 | 1 | 1 | 0 | 0 | u5 | Rn | Rd | 2 | - |
| [Rn + Rm] = Rd | 0 | 1 | 0 | 1 | 0 | 1 | 0 | Rm | Rn | Rd | 2 | - |
| [Rn + Rm]W = Rd | 0 | 1 | 0 | 1 | 0 | 0 | 1 | Rm | Rn | Rd | 2 | - |
| [Rn + Rm]L = Rd | 0 | 1 | 0 | 1 | 0 | 0 | 0 | Rm | Rn | Rd | 2 | - |
※[]後の記号でメモリサイズと符号を表す（W:2byte、L:4byte、C:符号付き1byte、S:符号付き2byte）
※u5/u8:Wの場合2byte単位、Lの場合4byte単位となる
| 条件判断 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| Rn - u8 | 0 | 0 | 1 | 0 | 1 | Rn | u8 | 1 | N Z C V |
| Rn - Rm | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | Rn3 | Rm | Rn2-0 | 1 | N Z C V |
| Rn - Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | Rm | Rn | 1 | N Z C V |
| Rn + Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | Rm | Rn | 1 | N Z C V |
| Rn & Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | Rm | Rn | 1 | N Z |
※Rn3とRn2-0の4bitでRnを指定する
| 分岐 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| IF 0 GOTO n8 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | n8 | 1,3 | - |
| IF !0 GOTO n8 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | n8 | 1,3 | - |
| IF cond GOTO n8 | 1 | 1 | 0 | 1 | cond | n8 | 1,3 | - |
| GOTO n11 | 1 | 1 | 1 | 0 | 0 | n11 | 3 | - |
| GOTO Rm | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | Rm | 0 | 0 | 0 | 3 | - |
| GOSUB Rm | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | Rm | 0 | 0 | 0 | 3 | - |
| GOSUB n22 | 1 | 1 | 1 | 1 | 0 | n22(21-11) | 1 | - |
| - | 1 | 1 | 1 | 1 | 1 | n22(10-0) | 3 | - |
| RET (=#4770) | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 3 | - |
※n8/n11/n22:飛び先との命令数の差分から-2した数を指定、分岐するとき3cycles
※cond:0-14 (EQ, NE, CS, CC, MI, PL, VS, VC, HI, LS, GE, LT, GT, LE, AL) !を付けて否定
| スタック | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| PUSH {regs} | 1 | 0 | 1 | 1 | 0 | 1 | 0 | LR | R7 | R6 | R5 | R4 | R3 | R2 | R1 | R0 | 1+N | - |
| POP {regs} | 1 | 0 | 1 | 1 | 1 | 1 | 0 | PC | R7 | R6 | R5 | R4 | R3 | R2 | R1 | R0 | 1,4 +N | - |
| SP += u7 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | u7 | 1 | - |
| SP -= u7 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | u7 | 1 | - |
| Rd = SP + u8 | 1 | 0 | 1 | 0 | 1 | Rd | u8 | 1 | - |
| Rd = [SP + u8]L | 1 | 0 | 0 | 1 | 1 | Rd | u8 | 2 | - |
| [SP + u8]L = Rd | 1 | 0 | 0 | 1 | 0 | Rd | u8 | 2 | - |
※u7/u8:4byte単位
※PUSH:regsの大きいレジスタから順に、SPを減らしSPへ積む 例）PUSH {R1,R2}
※POP:regsの小さいレジスタから順に、SPから読み込みSPを増やす 例）POP {R1,R2}
※N:指定したレジスタの数、PCへPOPした場合4+Ncycles（それ以外は1+Ncycles）
| 特殊演算 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| Rd = REV(Rm) | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | Rm | Rd | 1 | - |
| Rd = REV16(Rm) | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | Rm | Rd | 1 | - |
| Rd = REVSH(Rm) | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | Rm | Rd | 1 | - |
| Rd = ASR(Rm, u5) | 0 | 0 | 0 | 1 | 0 | u5 | Rm | Rd | 1 | N Z C |
| ASR Rd, Rs | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | Rs | Rd | 1 | N Z C |
| BIC Rd, Rm | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | Rm | Rd | 1 | N Z |
| ROR Rd, Rs | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | Rs | Rd | 1 | N Z C |
| Rd += Rm + C | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | Rm | Rd | 1 | N Z C V |
| Rd -= Rd + !C | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | Rm | Rd | 1 | N Z C V |
※BIC:ビットクリア、ASR:符号付き右シフト、ROR:右ローテート
※REV:byteオーダー反転、REV16:byteオーダー反転(2byteずつ)、REVSH:符号付き16bitを反転32bit化
※C:キャリーフラグ付き演算(ADC/SBC)
※シフト/ローテート演算: シフト量が0のときはCフラグを変更しない
| メモリアクセス2 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| LDM Rn, {regs} | 1 | 1 | 0 | 0 | 1 | Rn | R7 | R6 | R5 | R4 | R3 | R2 | R1 | R0 | 1+N | - |
| STM Rn, {regs} | 1 | 1 | 0 | 0 | 0 | Rn | R7 | R6 | R5 | R4 | R3 | R2 | R1 | R0 | 1+N | - |
※N:指定したレジスタの数（マルチメモリアクセス）
※LDM:アドレスRnからregsの小さいレジスタから順に読み込みRnを進める 例）LDM R0,{R1,R2}
※STM:アドレスRnへregsの小さいレジスタから順に書き込みRnを進める 例）STM R0,{R1,R2}
| 符号拡張 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| Rd = SXTH(Rm) | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | Rm | Rd | 1 | - |
| Rd = SXTB(Rm) | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | Rm | Rd | 1 | - |
| Rd = UXTH(Rm) | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | Rm | Rd | 1 | - |
| Rd = UXTB(Rm) | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | Rm | Rd | 1 | - |
※ SXTH(16→32bit shortへのキャスト)、SXTB(8→32bit charへのキャスト)、UXTH(16→32bit、ゼロ拡張)、UXTB(8→32bit、ゼロ拡張）
| その他 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | cycles | flags |
|---|
| NOP (=0) | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | N Z |
| NOPF (=#46C0) | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | - |
| CPSID (=#B672) | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | - |
| CPSIE (=#B662) | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | - |
| WFI (=#BF30) | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 2 | - |
| YIELD | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | - |
| WFE | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 2 | - |
| SEV | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | - |
| SVC | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | u8 | - | - |
| BKPT | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | u8 | - | - |
| DMB | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 4 | - |
| - | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | - | - |
| DSB | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 4 | - |
| - | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | - | - |
| ISB | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 4 | - |
| - | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | - | - |
| Rd = spec_reg | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 4 | - |
| - | 1 | 0 | 0 | 0 | Rd | spec_reg | - | - |
| spec_reg = Rd | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | Rd | 4 | ※ |
| - | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | spec_reg | - | - |
※NOP:なにもしない(no operation) R0=R0<<0、NOPF: なにもしない(フラグも変化させない) R8=R8
※CPSID:割込禁止、CPSIE:割込許可、WFI:割込待ち、SVC スーパーバイザーコール
※SEV:イベント送信、WFE:イベント待ち、YIELD:NOPとして実行(?)
※spec_reg:APSR/IPSR/EPSR/IEPSR/IAPSR/EAPSR/PSR/MSP/PSP/PRIMASK/CONTROL
※APSRへの書き込みは、フラグを変更する
※DMB:データメモリバリア、DSB:データ同期バリア、ISB:命令同期バリア
| フラグの意味 | flag | set to 1 when... |
|---|
| 符号 | N | 演算結果が負 |
| ゼロ | Z | 演算結果が0 |
| キャリー | C | 加算:オーバーフロー、減算:非負、シフト:該当ビットが1 |
| オーバーフロー | V | 加減算の結果の符号が本来の結果と違う |
| 分岐条件の意味 | cond | flags |
|---|
| 一致/ゼロ | EQ | Z = 1 |
| 不一致/非ゼロ | NE | Z = 0 |
| 以上(符号なし) | CS | C = 1 |
| 未満(符号なし) | CC | C = 0 |
| 負 | MI | N = 1 |
| 非負 | PL | N = 0 |
| オーバーフローあり | VS | V = 1 |
| オーバーフローなし | VC | V = 0 |
| 超(符号なし) | HI | Z = 0 and C = 1 |
| 以下(符号なし) | LS | Z = 1 or C = 0 |
| 以上(符号あり) | GE | N = V |
| 未満(符号あり) | LT | N != V |
| 超(符号あり) | GT | Z = 0 and N = V |
| 以下(符号あり) | LE | Z = 1 or N != V |
| 無条件 | AL | - |
- マシン語関連ツール
IchigoJam web - マシン語対応
asm15 - Assembler for IchigoJam
cpuemu15 - IchigoJam マシン語エミュレーター alpha1 (説明)
armasm.pdf - このドキュメントのPDF版
RV32C RISC-Vマシン語表(asm15r)
- 連載、IchigoJamではじめる、Armマシン語入門
1. はじめてのマシン語
2. ハンドアセンブルで超速計算！
3. マシン語メモリアクセスで画面超速表示！
4. マシン語でLEDを光らせよう！
5. 楽しさ広がるマルチバイトメモリアクセスとスタック
6. マシン語使いこなしTIPS
7. カジュアルに使うインラインマシン語
8. アセンブラを使って楽しよう
9. マシン語で高速SPI
10. マシン語を制するもの時間を制す
11. 画面をイチゴで埋め尽くす12の方法
12. レジスタ不足に上位レジスタとスタック操作
13. コンパイラはじめのいっぽ、EVAL実現法とマシン語生成
14. サイズを取るかスピードを取るか、割り算のアルゴリズムとマシン語実装
15. マシン語化で1万倍速!? セットで学ぶアルゴリズムとコンピューター
16. フラグ活用テクニック、オールマシン語74byteで作る「かわくだりゲーム」
DATA: Cortex-M0プロセッサ - Arm (cycles),
UN10398 LPC111x/LPC11Cxx User manual,
Thumb Cramsheet v2
Original Text: CC BY ichigojam.net
Modified By みけCAT
Modification: CC BY 4.0 by みけCAT